Author Topic: 如何降低mistach在CMOS模拟集成电路设计?  (Read 1804 times)

leonken

  • Guest
如何降低mistach在CMOS模拟集成电路设计?
« on: November 21, 2002, 01:06:25 PM »
如何降低mistach在CMOS模拟集成电路deisgn ,尤其是电流源,带隙基准电压源的设计?
谢谢您


yargo

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #1 on: November 21, 2002, 01:06:25 PM »
一些基本的规则:

1 。越来越多的规模
,  设备相匹配
2 。使用simmetric布局
3 。复制相同的几何使用系列/并行连接
,  以实现希望的大小。附属的


mylihua

  • Guest
如何减少mistach在CMOS模拟集成电路设计?
« Reply #2 on: November 21, 2002, 01:06:25 PM »
您好
可以使用同样的pcell建立几何。您可以看一下关于“集成电路掩模设计”图书!


zmliu

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #3 on: November 21, 2002, 01:06:25 PM »
提及Razavi和马丁
的 经典名著。


Sergiu_Q

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #4 on: November 21, 2002, 01:06:25 PM »

mylihua写道:

您好

可以使用同样的pcell建立几何。
您可以看一下关于“集成电路掩模设计”图书!

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #5 on: November 21, 2002, 01:06:25 PM »
另:

使用虚拟设备


CDRCDR

  • Guest
如何降低mistach在CMOS模拟集成电路设计?
« Reply #6 on: November 21, 2002, 01:06:25 PM »
为电流源,使用共源共栅结构,或使用源串联电阻
,  以改善匹配。


leonken

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #7 on: November 21, 2002, 01:06:25 PM »

号顺写道:

另:使用虚拟设备

leonken

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #8 on: November 21, 2002, 01:06:25 PM »

CDRCDR写道:

为电流源,使用共源共栅结构,或使用源串联电阻,以改善匹配。

wmlaketahoe

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #9 on: November 21, 2002, 01:06:25 PM »
提请它们在同一方向


terryssw

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #10 on: November 21, 2002, 01:06:25 PM »
我有一个问题:什么条件的匹配参数Avt和AK的基础上?这是基于两个相同的结构间隔封闭对方(不interdigit ) ,或站在Avt的interdigit或共同
质 心吗?例如,如果数据表说Avt = 1 %嗯,将共同的
质 心布局提高这一级别的匹配?


jebi

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #11 on: November 21, 2002, 01:06:25 PM »
利用根电阻帮助匹配,无源器件应该有更好的
匹配性能比有源器件,由于简单的过程。


  • Guest
如何降低mistach在CMOS模拟集成电路设计?
« Reply #12 on: November 21, 2002, 01:06:25 PM »
“艺术模拟布局”讨论了许多有关设备匹配。这本书可以从这个站点下载。


emilian6

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #13 on: November 21, 2002, 01:06:25 PM »
是的, “艺术模拟布局”是非常好理解的基本匹配。以下是链接:
http://www.edaboard.com/viewtopic.php?t=90857&highlight=art 模拟 布局


melodyseu

  • Guest
回复:如何减少mistach在CMOS模拟集成电路设计?
« Reply #14 on: November 21, 2002, 01:06:25 PM »
共同centriod结构,看'的艺术模拟设计'


 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71