Author Topic: 关于设计的编译:扇警告  (Read 1167 times)

iamczx

  • Guest
关于设计的编译:扇警告
« on: May 26, 2006, 03:31:01 AM »
警告:设计'最'包含2个高扇出网。1000扇出的数目将用于拖延涉及这些蚊帐计算。(与TIM - 134)

如何消除这个警告?
使用命令set_max_fanout?

感谢事先


henrik2000

  • Guest
关于设计的编译:扇警告
« Reply #1 on: May 26, 2006, 03:31:01 AM »
可能是你试图驾驶单一的信号
,  许多entites。尝试分享..当你不给一对很多细节设置工具使用,或语言或者它真的很难帮助你

微笑

  • Guest
关于设计的编译:扇警告
« Reply #2 on: May 26, 2006, 03:31:01 AM »





jankin

  • Guest
关于设计的编译:扇警告
« Reply #3 on: May 26, 2006, 03:31:01 AM »
也许你应该寻找网。


iamczx

  • Guest
关于设计的编译:扇警告
« Reply #4 on: May 26, 2006, 03:31:01 AM »
我使用的Verilog。当我编制了“顶”,我设置的CLK和作为理想的网络RST信号。
因此,高扇出网将不会和RST时钟网,是吗?

而且,是否有任何命令来查找hign扇网呢?


 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71