Setup - den mindste tid, inden hvilken oplysningerne skal være stabil før klokovergang Hold tid - den mindste tid, hvorefter data skal være stabil efter klokovergang Opsætning og hold er relateret til indgangssignalet og ur kant, ikke output. Hvis du indtaster opfylder disse krav så vil du få en gyldig output. (Efter ur til Q forsinkelse af flop fra ur kant).

setup tid er, hvordan tidligt data skal være til stede, før uret kant arrival.This skal være før ur. hvor som hold tid er, hvor meget tid de data, der skal afholdes efter uret kant ankomst.

Hej folkens, jeg tror, ​​det er bedre at vide, hvordan set-up, og hold tid vil komme ind i billedet end blindt at huske opsætningen er før clk kant og hold er efter clk kant jeg anbefale at læse hvordan kanten udløste flip-flop værker i digitalt design af Moris mano

Hej dette PPTS vil være nyttigt for at forstå STA koncepter

oprette og holde tid er de vigtigste parametre, når vi har at gøre med en synkron design. fordi sanity af input wrt til clk er meget imp bcoz disse parametre gælder kun for input. til opsætning tid og holde gang overtrædelse i mener der r to ligninger til fullfill fungerer korrekt kredsløb. så både r vigtig til max .. klokfrekvens. ligninger .. Tc-q + Tsetup + Tcskew + Tcomb = Thold (holdtime) generelt har i design setup tid er større end hold tid og altid taler vi holde gang i form af negativ slæk

Den maksimale cyklus tid er - uret til Q forsinkelse på flop1 + tidsforskydelser af flop1 + den maksimale udbredelsesforsinkelse af combo logik + setup tid flop2. Holdetid overvejes ikke i beregningen klokfrekvens. Ideelt holdetid af en flop bør være nul. For at fjerne hold tid krænkelser, låsen til Q forsinkelse på flop1 + min prop forsinkelse af combo logik - tidsforskydelser til flop2 bør være større end lastrummet tid af flop2.

Besøg dette indlæg Jeg har vedhæftet et godt ppt. Det vil klampen alle dine tvivl om setup og hold tid http:// http://www.edaboard.com/viewtopic.php?t=249860&highlight =

Bedste måde til grundigt at forstå Setup tid og holde gang er at læse en god lærebog. Jeg vil anbefale kapitel 7 i CMOS VLSI Design af Weste og Harris tilgængelige online på Google Bøger.