Author Topic: דרך לחישוב זמן נעילה של PLL בתהליך העיצוב  (Read 538 times)

elec350

  • Guest
שלום האם יש דרך לחישוב זמן נעילה של PLL בתהליך העיצוב?

lvlei0309

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #1 on: December 05, 2012, 10:18:12 AM »
ככל שאני יודע, זמן ההגדרה יכול להיות מושפע על ידי הרווח של PFD

DDavid

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #2 on: December 05, 2012, 10:18:13 AM »
היי אני מצרף מסמכים פשוטים לעומת דוגמה לחישוב LPF וזמן נעילה כמובן, אנא ביקורת. דוד

elec350

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #3 on: December 05, 2012, 10:18:15 AM »
שלום מה לגבי היברידי PLL (באמצעות DDS)?

LvW

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #4 on: December 05, 2012, 10:18:16 AM »
הנעילה בזמן קל לחשב: עם דיוק טוב זה פשוט: TL ≈ 2 * Pi / ωn (ωn = תדר טבעי לולאה) אבל מבין שהנעילה בזמן מוגדר בהנחה שהנעילה מתרחשת בתוך פעימה אחת תקופה. במילים אחרות: עקירת התדר נמצאת בטווח המנעול.

jecyhale

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #5 on: December 05, 2012, 10:18:17 AM »
[ציטוט = elec350] שלום האם יש דרך לחישוב זמן נעילה של PLL בתהליך העיצוב? [/ ציטוט] אם אתה יודע את רוחב הפס שלך לולאת מסנן, לדוגמא 100kHz. אז בפעם המנעול תהיה קרובה ל1/100K = 10uS. אבל זמן הנעילה יושפע רמת dc הראשונית.

iaman

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #6 on: December 05, 2012, 10:18:19 AM »
רק חלק התייחסות בשבילך! עם LPF BW = 100K, לא מרווח שלב רע מדי, locktime ניתן להגיע 60us. עם LPF BW = 200K, לא מרווח שלב רע מדי, locktime ניתן להגיע 40us.

frankiebai

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #7 on: December 05, 2012, 10:18:20 AM »
[ציטוט = iaman] רק חלק ההתייחסות בשבילך! עם LPF BW = 100K, לא מרווח שלב רע מדי, locktime ניתן להגיע 60us. עם LPF BW = 200K, לא מרווח שלב רע מדי, locktime ניתן להגיע 40us. [/ ציטוט] למה? זה experence? אבל זה לא תואם את התאוריה!

iaman

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #8 on: December 05, 2012, 10:18:21 AM »
[ציטוט = frankiebai] [ציטוט = iaman] רק חלק ההתייחסות בשבילך! עם LPF BW = 100K, לא מרווח שלב רע מדי, locktime ניתן להגיע 60us. עם LPF BW = 200K, לא מרווח שלב רע מדי, locktime ניתן להגיע 40us. [/ ציטוט] למה? זה experence? אבל זה לא תואם את התאוריה [/ ציטוט] הנעילה בזמן ניתן לחשב במשפט הבא:! זמן נעילת ≈ K / ωn, כאשר K יכול להיות בטווח שבין 3 ~ 6 (ωn = התדר טבעי לולאה) LPF BW = 200K הוא freq הפינה 3dB, ωn ניתן לי עם BW3db/1.6. החישוב אינו מדויק מאוד, אבל אני חושב שזה מדריך כדי לייעל את העיצוב.

LvW

  • Guest
דרך לחישוב זמן נעילה של PLL בתהליך העיצוב
« Reply #9 on: December 05, 2012, 10:18:23 AM »
בינתיים יש לי לעצמי שאשרתי את הנוסחא כפי שנמסר בתשובתי מהיום 21 מאי 2008 בשעת הנעילה TL ≈ 2 * Pi / ωn מומלץ על ידי כמה מחברים (טוב, גרדנר) ל מאפייני דעיכת לולאה רגילים.

 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71