Author Topic: Nápoveda PLZ! FPGA hodiny-vytvorenie hodiny od vstupného hodín  (Read 621 times)

fallingrain_83

  • Guest
Ahoj všetkým Chcem sa vyzvořit hodiny od vstupu hodiny, ktoré má menej frekvenciu Skúšal som to, ale nie je funkčný modul (CLK, ...) vstup CLK, / / ​​pripojenie k C9 pin Spartan3 XC3S200 reg [00:25 ] count; reg clk2, vždy @ (posedge CLK) začať počítať

FvM

  • Guest
Nápoveda PLZ! FPGA hodiny-vytvorenie hodiny od vstupného hodín
« Reply #1 on: November 29, 2012, 12:27:04 PM »
Ak odstránite druhý vždy blok, dizajn by v podstate fungovať ako 2 ** 26 hodín delič.

fallingrain_83

  • Guest
Nápoveda PLZ! FPGA hodiny-vytvorenie hodiny od vstupného hodín
« Reply #2 on: November 29, 2012, 12:27:05 PM »
ale musím to urobiť s.th v mojom vždy zablokovať, ak môžem odstrániť, že musím Chek clk2 by vtedy a mám chybu s touto syntaxou: lways @ (posedge CLK) začať počítať

FvM

  • Guest
Nápoveda PLZ! FPGA hodiny-vytvorenie hodiny od vstupného hodín
« Reply #3 on: November 29, 2012, 12:27:07 PM »
Aspoň budete musieť odstrániť clk2

yanzixuan

  • Guest
Nápoveda PLZ! FPGA hodiny-vytvorenie hodiny od vstupného hodín
« Reply #4 on: November 29, 2012, 12:27:08 PM »
Quote
ale musím to urobiť s.th v mojom vždy zablokovať, ak môžem odstrániť, že musím Chek clk2 by vtedy a mám chybu s touto syntaxou: lways @ (posedge CLK) začať počítať

 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71