Author Topic: Apua PLZ! FPGA Kello luovat kellon syötekellon  (Read 707 times)

fallingrain_83

  • Guest
Apua PLZ! FPGA Kello luovat kellon syötekellon
« on: November 29, 2012, 12:20:15 PM »
Hei kaikki Haluan creat kellon syötekellon että on harvemmin olen kokeillut tätä, mutta se ei toimi moduuli (CLK, ...) CLK; / / liitetään C9 pin Spartan3 XC3S200 reg [00:25 ] count, reg CLK2, allways @ (posedge CLK) alkaa laskea

FvM

  • Guest
Apua PLZ! FPGA Kello luovat kellon syötekellon
« Reply #1 on: November 29, 2012, 12:20:16 PM »
Jos poistat toisen aina lohkon, suunnittelu pitäisi periaatteessa toimia 2 ** 26 kello jakaja.

fallingrain_83

  • Guest
Apua PLZ! FPGA Kello luovat kellon syötekellon
« Reply #2 on: November 29, 2012, 12:20:17 PM »
mutta minun täytyy tehdä s.th minun aina estää, jos voin poistaa että joudun Chek CLK2 If ja olen virhe tällä syntaksilla: lways @ (posedge CLK) alkaa laskea

FvM

  • Guest
Apua PLZ! FPGA Kello luovat kellon syötekellon
« Reply #3 on: November 29, 2012, 12:20:19 PM »
Ainakin sinulla on poistaa CLK2

yanzixuan

  • Guest
Apua PLZ! FPGA Kello luovat kellon syötekellon
« Reply #4 on: November 29, 2012, 12:20:20 PM »
Quote
mutta minun täytyy tehdä s.th minun aina estää, jos voin poistaa että joudun Chek CLK2 If ja olen virhe tällä syntaksilla: lways @ (posedge CLK) alkaa laskea

 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71