Pages: [1]

Author Topic: Pomoč PLZ! FPGA ura ustvarja uro iz vhodnega ure  (Read 917 times)

fallingrain_83

  • Guest
Pomoč PLZ! FPGA ura ustvarja uro iz vhodnega ure
« on: November 29, 2012, 12:20:06 PM »
Pozdravljeni vsi Želim odpi ure iz vhodnega uro, ki ima manj frekvenco Poskušal sem te, vendar to ne deluje modul (CLK, ...) vnos CLK / / povezan C9 pin Spartan3 XC3S200 reg [00:25 ] count; registracija clk2, allways @ (posedge CLK) začeti računati
Logged

FvM

  • Guest
Pomoč PLZ! FPGA ura ustvarja uro iz vhodnega ure
« Reply #1 on: November 29, 2012, 12:20:07 PM »
Če odstranite 2. vedno blok, design je v bistvu deluje kot 2 ** 26 delilnika ure.
Logged

fallingrain_83

  • Guest
Pomoč PLZ! FPGA ura ustvarja uro iz vhodnega ure
« Reply #2 on: November 29, 2012, 12:20:09 PM »
ampak moram s.th v moji vedno blokirajo, če sem odstraniti, da moram Chek clk2 jih, če in imam napako s to sintakso: lways @ (posedge CLK) začeti računati
Logged

FvM

  • Guest
Pomoč PLZ! FPGA ura ustvarja uro iz vhodnega ure
« Reply #3 on: November 29, 2012, 12:20:10 PM »
Vsaj boste morali odstraniti clk2
Logged

yanzixuan

  • Guest
Pomoč PLZ! FPGA ura ustvarja uro iz vhodnega ure
« Reply #4 on: November 29, 2012, 12:20:11 PM »
Quote
ampak moram s.th v moji vedno blokirajo, če se odstranijo, da moram Chek clk2 jih, če in imam napako s to sintakso: lways @ (posedge CLK) začeti računati
Logged
Pages: [1]
 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71