Author Topic: PLZ 도와주세요!! FPGA는 입력 클럭에서 시계를 시계 - 만들기  (Read 763 times)

fallingrain_83

  • Guest
안녕하세요, 내가이 있지만이 모듈을 작동하지 않습니다 (CLK, ...) 입력 CLK을 시도 적은 주파수를 가지고있는 입력 클럭에서 시계를 creat하려는 모든, / /​​ Spartan3 XC3S200 등록 [0시 25분의 C9 핀에 연결 ] 카운트, 등록 clk2, allways @ (posedge CLK)를 계산 시작

FvM

  • Guest
PLZ 도와주세요!! FPGA는 입력 클럭에서 시계를 시계 - 만들기
« Reply #1 on: November 29, 2012, 12:19:54 PM »
당신은 항상 두 번째 블록 디자인 을 제거하면 기본적으로 2 ** 26 클럭 분배기로 작동합니다.

fallingrain_83

  • Guest
PLZ 도와주세요!! FPGA는 입력 클럭에서 시계를 시계 - 만들기
« Reply #2 on: November 29, 2012, 12:19:55 PM »
내가 만약에 의해 첵 clk2을해야하고이 구문 오류를 가지고 제거하면하지만 내 항상 차단에 s.th 할 필요가 : lways @ (posedge CLK)를 계산 시작

FvM

  • Guest
PLZ 도와주세요!! FPGA는 입력 클럭에서 시계를 시계 - 만들기
« Reply #3 on: November 29, 2012, 12:19:56 PM »
적어도 당신은 clk2을 제거 할 필요가

yanzixuan

  • Guest
PLZ 도와주세요!! FPGA는 입력 클럭에서 시계를 시계 - 만들기
« Reply #4 on: November 29, 2012, 12:19:58 PM »
[견적]하지만 난 경우가 첵 clk2을해야하고이 구문 오류를 가지고 제거하면 내 항상 차단에 s.th 할 필요가 : lways @ (posedge CLK)를 계산 시작

 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71