Author Topic: Verktyg för frontend VLSI Design  (Read 310 times)

Suresh R

  • Guest
Verktyg för frontend VLSI Design
« on: November 26, 2012, 03:57:14 PM »
Hej, jag använder Xilinx ISE (webpack) som kan användas endast för FPGA genomförande. Jag skulle vilja veta om de frontend verktyg som är tillgängliga för VLSI-konstruktion. Finns det några gratis nedladdningsbara verktyg för frontend VLSI?

calm

  • Guest
Verktyg för frontend VLSI Design
« Reply #1 on: November 26, 2012, 03:57:16 PM »
ingen sådan verktyg men kadens och Synopsys.

Suresh R

  • Guest
Verktyg för frontend VLSI Design
« Reply #2 on: November 26, 2012, 03:57:17 PM »
[Quote = lugn] nej den här typen av verktyg men kadens och Synopsys. [/Quote] Finns det någon utvärdering version av VLSI frontend verktyg som är fritt nedladdningsbara?

gbaerf

  • Guest
Verktyg för frontend VLSI Design
« Reply #3 on: November 26, 2012, 03:57:18 PM »
Se u kan gå igenom ALDEC webbplats http:// www.aldec.com .... därifrån u kan installera Active HDL .... Dess Expert Edition är verkligen skakar denna Days u kan få många idéer i vi siteni

Suresh R

  • Guest
Verktyg för frontend VLSI Design
« Reply #4 on: November 26, 2012, 03:57:20 PM »
[Quote = gbaerf] Se u kan gå igenom ALDEC webbplats http:// www.aldec.com .... därifrån u kan installera Active HDL .... Dess Expert Edition är verkligen skakar denna Days u kan få många idéer i vi siteni [/quote] Tack. Jag gick igenom det och det var bra. Men jag tänkte att veta densamma för ASIC frontend design. dvs finns det någon testversion för ASIC frontend verktyg som är gratis att använda.

vak

  • Guest
Verktyg för frontend VLSI Design
« Reply #5 on: November 26, 2012, 03:57:21 PM »
Utvärderingsversion av ASIC frontend verktyg i allmänhet till företag, i väntan på något köp från dem. Jag tror inte att någon av de stora aktörerna som Synopsys, Magma och Cadence ger utvärderingsversion (nedladdningsbar version).

univer_solar

  • Guest
Verktyg för frontend VLSI Design
« Reply #6 on: November 26, 2012, 03:57:22 PM »
Cadence FE Verktyg: NC-Verilog och NC-Sim för simulering BuildGates för syntes och timing verifiering Synopsys FE Verktyg: VCS för simulering design kompilator för syntes PrimeTime för statisk timing analysis Xilinx FE Verktyg: ISE

gbaerf

  • Guest
Verktyg för frontend VLSI Design
« Reply #7 on: November 26, 2012, 03:57:23 PM »
Hej Suresh, finns det ett verktyg från ALDEC heter Riviera Dess princip "ASIC verifiering lösning verktyg" i princip gjort för ASIC typ av lösningar enbart .... Jag har bifogat en fullständig lista över funktioner och förklaring som referens pls check ..... annat än detta oavsett verktygen som nämns ovan är de verktyg och företag som körs på marknaden från lång tid ...... men jag anser att detta ASIC verifiering lösning "front" från ALDEC kommer att vara buttre användbart för dig ... Jag ska försöka ladda upp den begränsade programversionen inrättat fil samt i nedladdning ladda avsnitt när det gäller,

gbaerf

  • Guest
Verktyg för frontend VLSI Design
« Reply #8 on: November 26, 2012, 03:57:25 PM »
U kan även få eval versionen av detta även om u begär på webbplatsen eller om u kontakt lokal leverantör i ditt område

Suresh R

  • Guest
Verktyg för frontend VLSI Design
« Reply #9 on: November 26, 2012, 03:57:26 PM »
Quote
Thats stor. Tack så mycket för era ansträngningar. IAM söker främst att migrera från "FPGA gränssnitt" till "VLSI (ASIC) frontend" och därmed försöka få känna skillnaderna mellan den förra och den senare. Finns det en stor skillnad mellan de två? Jag har använt Xilinx ISE verktyg för Verilog kodning. Kommer det att vara någon skillnad om jag behöver utveckla samma Verilog-koden för en ASIC applikation eller kan jag använda samma kod i en ASIC frontend verktyg och gör efterbearbetning? avseende är Suresh.

gbaerf

  • Guest
Verktyg för frontend VLSI Design
« Reply #10 on: November 26, 2012, 03:57:27 PM »
Nej det kommer inte att vara någon skillnad på kodning nivå. Om du vill köra samma kod .... som front nivå det inte spelar så stor roll ...

Suresh R

  • Guest
Verktyg för frontend VLSI Design
« Reply #11 on: November 26, 2012, 03:57:29 PM »
[Quote = gbaerf] Nej det inte blir någon skillnad på kodning nivå. Om du vill köra samma kod .... som front nivå det inte spelar så stor skillnad ... [/quote] Tack. dina svar var till stor nytta för mig.

kishore2k4

  • Guest
Verktyg för frontend VLSI Design
« Reply #12 on: November 26, 2012, 03:57:30 PM »
[Quote = Suresh R] Hej, jag använder Xilinx ISE (webpack) som kan användas endast för FPGA genomförande. Jag skulle vilja veta om de frontend verktyg som är tillgängliga för VLSI-konstruktion. Finns det några gratis nedladdningsbara verktyg för frontend VLSI? [/Quote] Jag vet inte varför ingen föreslog fritt tillgängliga verktyg för ASIC design. Det finns flera bra verktyg som är tillgängliga gratis. Magiska VLSI (* nix) Elektrisk VLSI (java baserad så alla plattformar) Alliance CAD (* nix) LASI (Windows) Microwind (Windows) Icarus (Verilog simulator) Ge dem alla ett försök, men jag skulle personligen rekommendera Electric VLSI eller Magic VLSI en de är mer eller mindre fullständig netlist-till-GDS verktyg sviter. Alliansen CAD har också fått omfattande uppsättning verktyg. Sök efter mina andra inlägg om en kort jämförelse av ovanstående verktyg. Lycka.

ls000rhb

  • Guest
Verktyg för frontend VLSI Design
« Reply #13 on: November 26, 2012, 03:57:31 PM »
hyr licens!

Suresh R

  • Guest
Verktyg för frontend VLSI Design
« Reply #14 on: November 26, 2012, 03:57:32 PM »
Tack för dem valuble information. Jag skulle kassan med varje som jag har fått.

 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71