Author Topic: Как я могу импортировать пакет VHDL в среде SystemVerilog  (Read 301 times)

xrisas1

  • Guest
Привет, ребята, мне нужно, чтобы импортировать пакет VHDL в SystemVerilog Envirnment. Кто-нибудь знает, как это можно сделать? Импорт пакетов :: * и `включают" package.vhd "и экземпляр пакета как единицы в файл С.В. НЕ РАБОТАЮТ Спасибо

ljxpjpjljx

  • Guest
Руководство должно привести решение!

xrisas1

  • Guest
Какое руководство?? Спасибо

aji_vlsi

  • Guest
В зависимости от используемого средства. Если вы используете Questa, да, использовать: [код] Vcom-mixedsvvh [/ код], а затем типы данных, константы, объявленные в VHDL видны в SV. Есть некоторые ограничения, а также, прочитать руководство пользователя. Другие инструменты могут не поддерживать это, Вашингтон будет переписать их в SV (потенциально может использовать скрипт). HTH Ajeetha, CVC http:// www.cvcblr.com

 

Sitemap 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71